

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2005年10月6日 (06.10.2005)

PCT

(10) 国際公開番号
WO 2005/093796 A1

(51) 国際特許分類⁷: H01L 21/20, 21/205, 21/302, 21/331, 21/336, 29/73, 29/74, 29/78, 29/861

央研究所 (CENTRAL RESEARCH INSTITUTE OF ELECTRIC POWER INDUSTRY) [JP/JP]; 〒1008126 東京都千代田区大手町一丁目6番1号 Tokyo (JP).

(21) 国際出願番号: PCT/JP2005/005585

(22) 国際出願日: 2005年3月25日 (25.03.2005)

(25) 国際出願の言語: 日本語

(72) 発明者; および

(26) 国際公開の言語: 日本語

(75) 発明者/出願人 (米国についてのみ): 中山 浩二 (NAKAYAMA, Koji) [JP/JP]; 〒5308270 大阪府大阪市北区中之島3丁目6番16号 関西電力株式会社内 Osaka (JP). 菅原 良孝 (SUGAWARA, Yoshitaka) [JP/JP]; 〒5308270 大阪府大阪市北区中之島3丁目6番16号 関西電力株式会社内 Osaka (JP). 土田 秀一 (TSUCHIDA, Hidekazu) [JP/JP]; 〒2400196 神奈川県横須賀市長坂2-6-1 財団法人電力中央研究所 材料科学研究所内 Kanagawa (JP). 鎌田 功穂 (KAMATA, Isaho) [JP/JP]; 〒2400196 神奈川県横須賀市長坂


(30) 優先権データ:
特願2004-092666 2004年3月26日 (26.03.2004) JP

(71) 出願人 (米国を除く全ての指定国について): 関西電力株式会社 (THE KANSAI ELECTRIC POWER CO., INC.) [JP/JP]; 〒5308270 大阪府大阪市北区中之島3丁目6番16号 Osaka (JP). 財団法人電力中央研究所 (CENTRAL RESEARCH INSTITUTE OF ELECTRIC POWER INDUSTRY) [JP/JP]; 〒1008126 東京都千代田区大手町一丁目6番1号 Tokyo (JP).

/続葉有/

(54) Title: BIPOLAR SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCING THE SAME

(54) 発明の名称: バイポーラ型半導体装置およびその製造方法



(57) Abstract: Production of a bipolar semiconductor device having at least part of a region wherein at current passage electrons and holes re-couple with each other formed of an epitaxial layer of silicon carbide grown from a surface of silicon carbide substrate, wherein the epitaxial layer is formed by first performing hydrogen etching of a surface of silicon carbide substrate and thereafter effecting epitaxial growth of silicon carbide from the etched surface. Further propagation of a basal plane dislocation to the epitaxial layer can be reduced by subjecting the surface of silicon carbide substrate to chemical mechanical polishing prior to the hydrogen etching.

(57) 要約: 通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置を製造するに際し、炭化珪素基板の表面を水素エッティングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成する。炭

/続葉有/

WO 2005/093796 A1



2-6-1 財団法人電力中央研究所 材料科学研究所 内 Kanagawa (JP). 三柳 俊之 (MIYANAGI, Toshiyuki) [JP/JP]; 〒2400196 神奈川県横須賀市長坂 2-6-1 財団法人電力中央研究所 材料科学研究所 内 Kanagawa (JP). 中村 智宣 (NAKAMURA, Tomonori) [JP/JP]; 〒2400196 神奈川県横須賀市長坂 2-6-1 財団法人電力中央研究所 材料科学研究所 内 Kanagawa (JP).

(74) 代理人: 鈴木 俊一郎 (SUZUKI, Shunichiro); 〒1410031 東京都品川区西五反田七丁目 13 番 6 号 五反田山崎ビル 6 階 鈴木国際特許事務所 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ヨーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 國際調査報告書

2 文字コード及び他の略語については、定期発行される各 PCT ガゼットの巻頭に掲載されている「コードと略語のガイドブック」を参照。

明 細 書

バイポーラ型半導体装置およびその製造方法

技術分野

[0001] 本発明は、例えばドリフト層などの、通電時に電子と正孔が再結合する領域を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置およびその製造方法に関し、特に、エピタキシャル層におけるベーサルプレーン転位密度の低減および経時による順方向電圧劣化の改善に関する。

背景技術

[0002] 炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界強度が約10倍であり、この他熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する半導体であることから、従来のSi系パワー半導体素子に比べて飛躍的な性能向上を実現する半導体材料として期待されている。最近では、直径3インチのまでの4H-SiC、6H-SiC単結晶基板が市販されるようになり、Siの性能限界を大幅に超えるショットキーバリヤダイオード(SBD)、高電圧pnダイオード、MOSFETなどの各種スイッチング素子の報告が相次いでなされるなど、高性能SiC素子の開発が進められている。

[0003] 半導体素子は、通電時に電子あるいは正孔のみが伝導に作用するユニポーラ素子と、電子と正孔の両者が伝導に作用するバイポーラ素子に大別される。ユニポーラ素子にはショットキーダイオード(SBD)、接合電界効果トランジスタ(J-FET)、金属／酸化膜／半導体電界効果トランジスタ(MOS-FET)などが属する。バイポーラ素子にはpnダイオード、バイポーラ接合トランジスタ(BJT)、サイリスタ、GTOサイリスタ、IGBTなどが属する。

[0004] 従来のSiCバイポーラ素子では、非特許文献1に記載されているように、新品のバイポーラ素子に通電を開始してから通電時間(積算使用時間)が増えるにしたがって、順方向電圧が増大してしまうという経時変化がある。

この順方向電圧の劣化は、結晶欠陥の一種であるベーサルプレーン転位(basal

plane dislocation) が要因であると考えられている。このベーサルプレーン転位が、通電時に発生する電子と正孔の再結合エネルギーによって積層欠陥へと変換され、通電時間の増加に伴って積層欠陥の面積が増大する。積層欠陥の領域は、通電時に高抵抗領域として作用するため、積層欠陥の面積拡大に伴ってバイポーラ素子の順方向電圧が増大する。順方向電圧が増加すると、素子の損失が増大するため、この素子を用いたインバータなどの電力変換装置の損失増大、信頼性低下を引き起こす。

[0005] SiC単結晶を用いてパワー半導体素子を形成する場合、SiC単結晶の拡散係数がきわめて小さいために深い不純物拡散が困難であることから、SiC単結晶基板上に、基板と同一の結晶型で、所定の膜厚およびドーピング濃度を有する単結晶膜をエピタキシャル成長させることが多い(例えば特許文献1を参照)。

SiC単結晶には3C-SiC、4H-SiC、6H-SiCなどの各種ポリタイプ(結晶多型)が存在するが、パワー半導体の開発では、絶縁破壊強度および移動度が高く、異方性が比較的小さい4H-SiCが主に使用されている。エピタキシャル成長を行う結晶面としては、例えば(0001)Si面、(000-1)C面、(11-20)面、(01-10)面、(03-38)面がある。(0001)Si面、(000-1)C面上へのエピタキシャル成長時には、ステップフロー成長技術によりホモエピタキシャル成長させるために、C軸から[11-20]方向あるいは[01-10]方向に数度傾けた結晶面が使用されることが多い。

[0006] エピタキシャル単結晶膜を成長させるSiC単結晶基板は、昇華法あるいは化学気相蒸着法(CVD)によって得られたバルク結晶をスライスし、表面を例えればSiCと同等かこれよりも硬い研磨砥粒などにより機械研磨したものが使用されている。この昇華法あるいはCVD法により得られたSiC単結晶基板中の(0001)面内には、ベーサルプレーン転位が高密度に存在する。(0001)Si面あるいは(000-1)C面上へのエピタキシャル成長を行う場合、C軸から[11-20]方向あるいは[01-10]方向に数度(オフ角と呼ばれている)傾けた結晶面を使用する場合には、SiC単結晶基板中の(0001)面内に存在するベーサルプレーン転位がSiC単結晶基板表面上に現れる。

[0007] 例えば、(0001)Si面、(000-1)C面からオフ角が8°となるように傾けたSiC単結晶基板では、基板表面におけるベーサルプレーン転位密度は、結晶品質にもよるが

典型的には 10^2 ～ 10^4 個／cm²となる。図1に模式的に示したように、基板1の表面のベーサルプレーン転位3のうち数%程度がエピタキシャル成長時にエピタキシャル層2にベーサルプレーン転位3としてそのまま伝播し、残りはスレッディングエッジ転位4(threading edge転位)に変換されてエピタキシャル層2に伝播する。なお、同図において5は(0001)Si面、θはオフ角である。

[0008] このようにして得られたエピタキシャル膜付きSiC基板を用いてバイポーラ素子を作製した場合、通電時にベーサルプレーン転位が積層欠陥に変換される領域は、通電時に電子と正孔が再結合を起こす領域である。電子と正孔が再結合を起こす領域の大部分はバイポーラ素子のドリフト層であり、その一部はドリフト層と注入層の界面付近における注入層側にしみ出す。通電による順方向電圧の劣化を抑制するためには、これらの領域におけるベーサルプレーン転位密度を低減することが有効と考えられる。

特許文献1:国際公開WO03/038876号パンフレット

非特許文献1:「マテリアルズ サイエンス フォーラム(Materials Science Forum)」2002年、第389-393巻、p. 1259-1264

発明の開示

発明が解決しようとする課題

[0009] 本発明は、上記した従来技術における問題点を解決するためになされたものであり、SiC単結晶基板からエピタキシャル層へのベーサルプレーン転位の伝播を低減し、これにより経時での順方向電圧劣化を抑制したバイポーラ型半導体装置およびその製造方法を提供することを目的としている。

課題を解決するための手段

[0010] 本発明者は、SiC単結晶基板上にSiCをエピタキシャル成長させる前に、基板表面に所定の条件で水素エッチング処理を施すことにより、この処理面から成長させたエピタキシャル膜中のベーサルプレーン転位が大幅に少なくなることを見出し本発明を完成するに至った。

さらに、基板表面を化学機械研磨で処理し、次いで水素エッチング処理を施すことにより、特に、低オフ角の基板を用いてこの処理面から成長させたエピタキシャル膜

中のベーサルプレーン転位がきわめて少なくなることを見出し本発明を完成するに至った。

[0011] 特に、上記の処理により表面粗さRmsを0.1～0.6nmとした基板表面からエピタキシャル成長させたものではベーサルプレーン転位が非常に少ない。

本発明のバイポーラ型半導体装置は、通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置であって、

前記炭化珪素基板におけるエピタキシャル成長させる表面の表面粗さRmsが0.1～0.6nmであることを特徴としている。

[0012] 本発明のバイポーラ型半導体装置は、前記炭化珪素基板のオフ角度が1～4°であることを特徴としている。

本発明のバイポーラ型半導体装置は、前記炭化珪素基板におけるエピタキシャル成長させる結晶面が(000-1)C面であり、オフ角が1～8°であることを特徴としている。

[0013] 本発明のバイポーラ型半導体装置の製造方法は、通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置の製造方法であって、

炭化珪素基板の表面を水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴としている。

[0014] 本発明のバイポーラ型半導体装置の製造方法は、通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置の製造方法であって、

炭化珪素基板の表面を化学機械研磨で処理し、次いで水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴としている。

[0015] 本発明のバイポーラ型半導体装置の製造方法は、オフ角が1～4°である炭化珪素基板の表面からエピタキシャル成長させることを特徴としている。

本発明のバイポーラ型半導体装置の製造方法は、オフ角が1~8°である炭化珪素基板の(000-1)C面からエピタキシャル成長させることを特徴としている。

発明の効果

[0016] 本発明のバイポーラ型半導体装置は、エピタキシャル層におけるベーサルプレーン転位が非常に少ない。

本発明のバイポーラ型半導体装置の製造方法によれば、SiC単結晶基板からエピタキシャル層へのベーサルプレーン転位の伝播を大幅に低減することができる。

図面の簡単な説明

[0017] [図1]図1は、ベーサルプレーン転位がSiC単結晶基板からエピタキシャル層へ伝播する様子を説明する図である。

[図2]図2は、CMP装置の概略構成図である。

[図3]図3は、本実施形態における方法で基板表面を処理したエピタキシャル膜付きSiC基板を用いて形成したpnダイオードの一例を示した断面図である。

[図4]図4は、実施例および比較例のエピタキシャル膜におけるベーサルプレーン転位密度の測定結果を示したグラフである。

[図5]図5は、本発明においてエピタキシャル膜へのベーサルプレーン転位が抑制される機構を説明する図である。

符号の説明

- [0018] 1 SiC単結晶基板
- 2 SiCエピタキシャル層
- 3 ベーサルプレーン転位
- 4 スレッディングエッジ転位
- 5 結晶面
- 11 研磨ヘッド
- 12 ターンテーブル
- 13 研磨パッド
- 14 基板
- 15 スラリー供給ノズル

- 21 基板
- 23 ドリフト層
- 24 p型接合層
- 25 p+型コンタクト層
- 26 JTE
- 27 酸化膜
- 28 カソード電極
- 29 アノード電極
- 29a チタン膜
- 29b アルミニウム膜
- 41 ベーサルプレーン転位
- 41a 鏡像転位
- 42 原子ステップ
- 43 バンチングステップ
 - d ベーサルプレーン転位と表面との距離
- θ オフ角

発明を実施するための最良の形態

[0019] 以下、本発明の実施形態について説明する。なお、格子方位および格子面について、個別方位は[]、個別面は()で示し、負の指数については結晶学上、”-”(バー)を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることとする。

SiC単結晶基板としては、昇華法あるいはCVD法によって得られたバルク結晶をスライスしたものを使用する。昇華法(改良レーリー法)による場合、例えば、坩堝にSiC粉末を入れて2200～2400°Cで加熱して気化し、種結晶の表面に典型的には0.8～1mm/hの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスし、その表面を、例えばSiCと同等かこれよりも硬い研磨砥粒を用い、研磨の進行とともに荒い研磨砥粒から微細な砥粒へと変えながら研磨処理して鏡面状に平滑化する。

[0020] SiC単結晶の結晶型としては、例えば4H-SiC、3C-SiC、2H-SiC、6H-SiC、15R-SiCなどが挙げられるが、絶縁破壊強度および移動度が高く、異方性が比較的小さい4H-SiCが好ましく用いられ、後述する水素エッティング処理、または化学機械研磨処理と水素エッティング処理との併用によりエピタキシャル層中のベーサルプレーン転位密度が大幅に低減する。

[0021] エピタキシャル成長を行う結晶面としては、例えば(0001)Si面、(000-1)C面、(11-20)面、(01-10)面、(03-38)面などが挙げられる。(0001)Si面、(000-1)C面でエピタキシャル成長させる場合、[01-10]方向、[11-20]方向、あるいは[01-10]方向と[11-20]方向との中間方向のオフ方位に、1-12°、好ましくは1-8°、特に好ましくは1-4°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりエピタキシャル成長させる。

[0022] 1-4°のような低オフ角で切り出した基板を用いた場合、基板からエピタキシャル層へのベーサルプレーン転位の伝播が非常に少なくなる。また、基板におけるエピタキシャル成長させる結晶面を(000-1)C面とした場合には、これよりも比較的大きいオフ角であってもエピタキシャル層へのベーサルプレーン転位の伝播が少なくなり、具体的にはオフ角が1-8°である範囲内において基板からエピタキシャル層へのベーサルプレーン転位の伝播が非常に少なくなる。

[0023] このSiC単結晶基板の表面を、水素エッティングで処理する。水素エッティングは、例えばエピタキシャル成長を行う反応炉内で行うことができる。炉内に基板を導入した後、1-100L/min、好ましくは5-20L/minで水素ガス、あるいは塩化水素を添加した水素ガスを炉内に供給し、10-250Torr、好ましくは20-50Torrのガス雰囲気下、1300-1700°C、好ましくは1350-1450°Cの温度で、10-60分程度の間処理を行う。

[0024] なお、水素と基板表面との相互作用時におけるSiの放出速度は主に蒸発速度で決定され、Cの放出速度は主に水素との反応速度で決定されるが、SiとCの放出速度がほぼ等しくなるような温度と圧力でエッティング処理することで、この基板表面から成長させるSiCエピタキシャル層のベーサルプレーン転位密度が非常に少なくなる。

上記の水素エッティング処理の前に、化学機械研磨(CMP:Chemical Mechanica

1 Polishing)により基板表面を処理すると、エピタキシャル層のベーサルプレーン転位密度がきわめて少なくなる。図2に一般的なCMP装置の概略構成を示す。SiC単結晶基板14は研磨ヘッド11に固定され、ターンテーブル12上の研磨パッド13にSiC単結晶基板14を加圧して押し付けた状態で、スラリー供給ノズル15から研磨スラリーを滴下しながら研磨パッド13とSiC単結晶基板14のいずれか一方または両方を回転モータにより回転させ、化学的および機械的作用によって研磨を行う。研磨スラリーは通常、溶媒、砥粒および添加剤からなり、例えばコロイダルシリカのようなシリカ系微粒子などを砥粒として水に分散させるとともに必要な添加剤を加え、pHを調整したものなどが使用される。

[0025] 基板表面を上記の方法で処理した後、この処理面にCVD法を用いてSiCをエピタキシャル成長させる。原料ガスとして、Cの原料ガスであるプロパンと、Siの原料ガスであるシランを用いる。また、キャリアガスとして水素を、ドーパントガスとして窒素あるいはトリメチルアルミニウムなどを用いる。これらのガス雰囲気下、例えば1500～1600°C、40～80Torrの条件で、2～20 μm/hの成長速度でSiCをエピタキシャル成長させる。これにより、基板と同一の結晶型のSiCがステップフロー成長する。

[0026] エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用いることができる。縦型ホットウォール炉には、石英で形成された水冷2重円筒管が設置され、水冷2重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびSiC単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたSiC単結晶基板を加熱する。SiC単結晶基板を加熱しながら水冷2重円筒管の下方より反応ガスを供給することによって、SiC単結晶基板の表面にSiCがエピタキシャル成長する。

[0027] このようにして得られたエピタキシャル膜付きSiCを用いて、バイポーラ素子を作製する。バイポーラ素子としては、例えばpnダイオード、バイポーラ接合トランジスタ(BJT)、サイリスタ、GTOサイリスタ、IGBTなどを挙げることができる。

これらのバイポーラ素子における、通電時に電子と正孔が再結合を起こす領域、例

えばドリフト層、あるいはドリフト層と注入層の界面付近における注入層を、上記のエピタキシャル層で形成する。本実施形態では、基板に前述した処理を施したもの用いているので、エピタキシャル層のベーサルプレーン転位密度が非常に少ない。このため、通電時によりベーサルプレーン転位から変換される積層欠陥の発生が抑制され、経時による順方向電圧劣化が改善される。特に、前述した処理により表面粗さR_{ms}を0.1～0.6nm、好ましくは0.1～0.3nmとした基板表面からエピタキシャル成長させたものではベーサルプレーン転位が非常に少ない。

[0028] 本発明においてエピタキシャル層へのベーサルプレーン転位の伝播が大幅に低減するのは次の理由によると考えられる。なお、以下に説明する機構はあくまでも考察であって、本発明が下記の機構に限定して解釈されることを意図するものではない。

以下、図5を参照しながら説明する。一般に、結晶内に存在する転位には、結晶表面との間に鏡像力(imaging force)が作用する。この鏡像力は、鏡像転位を考えることで算出できる。結晶表面から距離rの位置に、絶対値bのバーガースベクトルを有する転位が存在するとき、この転位と鏡像関係にある転位の持つ力(鏡像力)Fは、

[数1]

$$\text{鏡像力} : F = -\frac{\mu b^2}{4\pi r} \quad (\mu : \text{弾性係数})$$

で表される(図5(a))。

[0029] この式から分かるように、結晶表面から転位までの距離dが近くなるほど鏡像力は大きくなる。また、この鏡像力の値が負であることは、転位と表面との間に引力が働くことを示している。すなわち図5(b)に示したように、SiC単結晶中に存在するベーサルプレーン転位には、ベーサルプレーン転位が表面に近づいていくと、次第に表面に対して垂直になろうとする引力が働くようになる。

[0030] この引力がある臨界値を越えると、ベーサルプレーン転位は表面にほぼ垂直な方向(C軸に平行な方向)に伝搬するスレッディングエッジ転位に変換されることになる。

SiC単結晶基板の(0001)Si面上あるいは(000-1)C面上へエピタキシャル成長さ

せる場合には、C軸から数度傾けた結晶面が使用される。このため、エピタキシャル膜表面は原子レベルでは階段状の表面(原子ステップ)を有している。図5(c)に示したように、それぞれの原子ステップ42が個々にばらけた状態である理想的な平坦表面の場合、エピタキシャル膜の表面とエピタキシャル膜の内部に存在するベーサルプレーン転位41との距離dは最小となり、ベーサルプレーン転位41が表面から受ける鏡像力(引力)が最大となる。このため、ベーサルプレーン転位41は結晶表面にほぼ垂直な方向(C軸方向)に向きを変えながら(すなわちスレッディングエッジ転位へ変換されて)エピタキシャル単結晶膜の内部を伝搬する。

[0031] しかし、実際の結晶表面では、図5(d)に示したように、結晶表面においていくつかの原子ステップが束になったバンチングステップ43が存在している。このようにステップバンチングがある状態では、ベーサルプレーン転位41が表面から受ける鏡像力(引力)が小さくなる。このため、ベーサルプレーン転位41は結晶表面にほぼ垂直な方向(C軸方向)に向きを変えることなく、結晶表面とほぼ平行な方向を向いたままベーサルプレーン転位41としてエピタキシャル単結晶膜の内部を伝搬する。

[0032] エピタキシャル成長時におけるSiC単結晶基板の結晶表面の原子ステップの状態は、SiC単結晶基板に対する表面処理によって変化する。基板表面に適切な水素エッチング処理、または化学機械研磨と水素エッチングとを併用した処理を施すことによって、基板表面の原子ステップのバンチングが抑制される。結晶表面における原子ステップのバンチングの有無やバンチング段差の大小は、巨視的には表面粗さRmsとして計測できるが、エピタキシャル膜を成膜する前にこれらの表面処理を施すことによって、表面粗さRmsが低減される。

[0033] 水素エッチング等の表面処理によって結晶表面の表面粗さRmsがある値以下になった場合に、ベーサルプレーン転位に働く鏡像力が臨界値を越えて、スレッディングエッジ転位へ変換されるベーサルプレーン転位の割合が大幅に増大すると考えられる。

以上の機構によって、表面粗さRmsを0.6nm以下、特に0.3nm以下とした基板表面からエピタキシャル成長させた場合には、基板からエピタキシャル膜へのベーサルプレーン転位の伝搬が臨界的に少なくなると考えられる。

[0034] さらに、基板表面に多くの結晶不完全性が存在するような場合には、基板からエピタキシャル膜に伝搬するエピタキシャル成長時に新たにベーサルプレーン転位が生成されてしまう場合がある。この場合、エピタキシャル膜中のベーサルプレーン転位の密度は、基板からエピタキシャル膜に伝搬したものと、エピタキシャル成長時に新たに生成されたものとの合算となる。

[0035] 基板表面部分の結晶不完全性は、適切な条件における化学機械研磨や水素エッチング処理を行い、基板表面を平坦化することで除去することができる。すなわち、化学機械研磨や水素エッチング処理を行い基板表面の表面粗さを小さくすることで、エピタキシャル成長時に生成されるベーサルプレーン転位の密度を低減できる。

このように、表面粗さRmsを0.6nm以下、特に0.3nm以下とした基板表面からエピタキシャル成長させた場合には、基板からエピタキシャル膜へのベーサルプレーン転位の伝搬が臨界的に少なくなると同時に、エピタキシャル成長時に新たに生成されるベーサルプレーン転位の密度も低減され、結果として極めてベーサルプレーン転位密度の小さいエピタキシャル膜を得ることができると考えられる。

[0036] また、図5(e)に示したように、オフ角 θ が小さいほどベーサルプレーン転位41は結晶表面に近づくため、オフ角 θ が小さくなるとベーサルプレーン転位41に働く単位長さ当たりの鏡像力が大きくなる。すなわち、オフ角 θ が小さいほどエピタキシャル成長時にスレッディングエッジ転位へ変換されるベーサルプレーン転位の割合が増加する。

SiC単結晶基板の(0001)Si面上あるいは(000-1)C面上へのエピタキシャル成長は、オフ角度が小さくなり過ぎると困難になるため、実用的には1°以上のオフ角度が必要となる。以上の点から、1-12°、好ましくは1-8°、特に好ましくは1-4°のオフ角度で切り出した基板を用いた場合に、基板からのベーサルプレーン転位の伝搬が少ない良質なエピタキシャル層が得られる。

[0037] また、(0001)Si面と(000-1)C面とを比較した場合には、(000-1)C面の方がステップバンチングを起こしづらい性質を持っているため、(000-1)C面の場合には1-8°のオフ角度であっても極めてベーサルプレーン転位の密度が小さいエピタキシャル層が得られる。

図3は、バイポーラ素子の一つであるpn(pin)ダイオードの一例を示した断面図である。レーリー法により成長させたインゴットを所定のオフ角でスライスし、表面を鏡面研磨したn型の4H-SiC基板を、上記の条件で水素エッチングおよび化学機械研磨で処理したSiC単結晶基板21(キャリア密度 $8 \times 10^{18} \text{ cm}^{-3}$ 、厚さ $400 \mu \text{m}$)の上に、CVD法によって窒素ドープn型SiC層とアルミニウムドープp型SiC層を順次エピタキシャル成長させる。

[0038] n型成長層であるドリフト層23はドナー密度 $5 \times 10^{14} \text{ cm}^{-3}$ 、膜厚 $40 \mu \text{m}$ である。

p型成長層は、p型接合層24とp+型コンタクト層25からなる。p型接合層24はアクセプタ密度 $5 \times 10^{17} \text{ cm}^{-3}$ 、膜厚 $1.5 \mu \text{m}$ である。p+型コンタクト層25はアクセプタ密度 $1 \times 10^{18} \text{ cm}^{-3}$ 、膜厚 $0.5 \mu \text{m}$ である。

[0039] 反応性イオンエッチングによりエピタキシャル層の外周部を除去してメサ構造とした後、メサ底部での電界集中を緩和するために、アルミイオンを注入してJTE(ジャンクションターミネーションエクステンション)26を形成する。JTE26は、トータルドーズ量 $1.2 \times 10^{13} \text{ cm}^{-2}$ 、幅 $250 \mu \text{m}$ 、深さ $0.7 \mu \text{m}$ であり、30~450keVの間でエネルギーを変更しながら室温でイオン注入した後、アルゴンガス雰囲気下で 1700°C の熱処理を行い活性化する。27は、注入イオンを活性化した後に形成した熱酸化膜である。

[0040] 28は、SiC単結晶基板21の下面にNi(厚さ350nm)を蒸着して形成したカソード電極、29は、p+型コンタクト層25の上に、Ti(厚さ350nm)とAl(厚さ100nm)の膜29a、29bをそれぞれ蒸着して形成したアノード電極である。これらの電極は、蒸着後に 1000°C で20分間の熱処理を行ってオーミック電極とする。

[0041] このpnダイオードでは、ドリフト層23を、水素エッチングおよび化学機械研磨で処理したSiC単結晶基板21の表面から成長させたエピタキシャル膜で構成しているので、ドリフト層23におけるベーサルプレーン転位密度が少ない。このため、通電時ににおける、電子と正孔の再結合エネルギーによる積層欠陥への変換が抑制されて素子の寿命を長くすることができる。

[0042] 以上、本発明の実施形態を説明したが、本発明はこの実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で各種の変形、変更が可能である。

[実施例1]

縦型ホットウォール炉を用いて、改良レーリー法により成長させたインゴットをオフ方向[11-20]、オフ角度8°でスライスし、表面を砥粒による機械研磨で鏡面状としたn型の4H-SiC(0001)基板に対して、流量10L/minで水素ガスを供給しながら、温度1400°C、圧力30Torrで40分間エッティング処理した。処理後の基板表面の表面粗さRmsを、セイコーインスツルメンツ社製の原子間力顕微鏡SPI3800Nを用いて測定したところ、0.25nm(10 μm × 10 μmの領域)であった。

[0043] 次いで、処理後の基板表面に、CVD法によりSiCをエピタキシャル成長させた。プロパン(8cc/min)、シラン(30cc/min)、水素(10L/min)を供給しながら、温度1545°C、圧力42Torrで4時間ステップフロー成長させ、膜厚60 μmのエピタキシャル膜を形成した。

得られたエピタキシャル膜付きSiC単結晶基板について、溶融KOHエッティングとX線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で440cm⁻²であった。

[実施例2]

水素エッティング処理を行う前に、基板表面を化学機械研磨により処理した以外は実施例1と同様にしてエピタキシャル膜付きSiC単結晶基板を得た。処理後の基板表面の表面粗さRmsを実施例1と同様の方法で測定したところ、0.20nm(10 μm × 10 μmの領域)であった。

[0044] 得られたエピタキシャル膜付きSiC単結晶基板について、溶融KOHエッティングとX線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で60cm⁻²であった。

[実施例3]

改良レーリー法により成長させたインゴットをオフ方向[11-20]、オフ角度8°でスライスし、表面を砥粒による機械研磨で鏡面状としたn型の4H-SiC(000-1)基板を用い、実施例2と同様に化学機械研磨処理および水素エッティング処理を行った後にエピタキシャル膜を成長させた。なお、処理後の基板表面の表面粗さRmsを実施例1と同様の方法で測定したところ、0.20nm(10 μm × 10 μmの領域)であった。

[0045] 得られたエピタキシャル膜付きSiC単結晶基板について、溶融KOHエッチングとX線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で20cm⁻²であった。

[実施例4]

改良レーリー法により成長させたインゴットをオフ方向[11-20]、オフ角度4°でスライスし、表面を砥粒による機械研磨で鏡面状としたn型の4H-SiC(0001)基板を用い、実施例2と同様に化学機械研磨処理および水素エッチング処理を行った後にエピタキシャル膜を成長させた。なお、処理後の基板表面の表面粗さRmsを実施例1と同様の方法で測定したところ、0.28nm(10μm×10μmの領域)であった。

[0046] 得られたエピタキシャル膜付きSiC単結晶基板について、溶融KOHエッチングとX線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、平均値で20cm⁻²であった。

[比較例1]

水素エッチング処理を行わなかった以外は、実施例1と同様にしてエピタキシャル膜付きSiC単結晶基板を得た。なお、エピタキシャル成長させる基板表面の表面粗さRmsを実施例1と同様の方法で測定したところ、1.0nmであった。得られたエピタキシャル膜付きSiC単結晶基板について、溶融KOHエッチングとX線トポグラフによりエピタキシャル膜中のベーサルプレーン転位密度を測定したところ、1700cm⁻²であった。

[0047] また、このエピタキシャル膜をX線トポグラフによって詳細に解析したところ、1700cm⁻²のベーサルプレーン転位のうち、約半数が基板からエピタキシャル膜中に伝搬したもので、約半数がエピタキシャル成長時に生成されたものであることが判明した。すなわち、水素エッチングを行わなかった場合には、多量のベーサルプレーン転位が基板からエピタキシャル膜に伝搬しているとともに、多量のベーサルプレーン転位がエピタキシャル成長時に生成されたと考えられる。

[0048] 上記の実施例1、2および比較例1の結果を図4に示した。

[実施例5、比較例2]

SiCインゴットをスライスして得たn型の4H-SiC基板の表面を、化学機械研磨で処

理し、次いで水素エッティングで処理した後、CVD法によりSiCをエピタキシャル成長させたエピタキシャル膜付きSiC単結晶基板を用意した。これを用いて図3のようなpnダイオードを作製し、実施例5のpnダイオードを得た。

[0049] 一方、この基板の表面に対してこれらの処理をせずにそのままSiCをエピタキシャル成長させたエピタキシャル膜付きSiC単結晶基板を用意した。これを用いて図3のようなpnダイオードを作製し、比較例2のpnダイオードを得た。

これらのpnダイオードについて順方向電圧劣化の試験を行ったところ、実施例5のpnダイオードでは、比較例2のpnダイオードと比較して、 $100\text{A}/\text{cm}^2$ で1時間の通電を行った際の順方向電圧の増加が約1/4に抑制された。

請求の範囲

[1] 通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置であって、
前記炭化珪素基板におけるエピタキシャル成長させる表面の表面粗さRmsが0.1～0.6nmであることを特徴とするバイポーラ型半導体装置。

[2] 前記炭化珪素基板のオフ角が1～4°であることを特徴とする請求項1に記載のバイポーラ型半導体装置。

[3] 前記炭化珪素基板におけるエピタキシャル成長させる結晶面が(000-1)C面であり、オフ角が1～8°であることを特徴とする請求項1に記載のバイポーラ型半導体装置。


[4] 通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置の製造方法であって、
炭化珪素基板の表面を水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴とするバイポーラ型半導体装置の製造方法。

[5] 炭化珪素基板の表面を化学機械研磨で処理し、次いで水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成することを特徴とする請求項4に記載のバイポーラ型半導体装置の製造方法。


[6] オフ角が1～4°である炭化珪素基板の表面からエピタキシャル成長させることを特徴とする請求項4または5に記載のバイポーラ型半導体装置の製造方法。

[7] オフ角が1～8°である炭化珪素基板の(000-1)C面からエピタキシャル成長させることを特徴とする請求項4または5に記載のバイポーラ型半導体装置の製造方法。


[図1]




[図2]



[図3]




[図4]



[図5]


(a)




$$f = - \frac{\mu b^2}{4\pi d}$$

d : 転位と表面との距離
 m : ラーメ定数
 b : バーガーズベクトル


(b)




(c)



(d)



(e)



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/005585

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H01L21/20, 21/205, 21/302, 21/331, 21/336, 29/73, 29/74, 29/78, 29/861

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H01L21/20, 21/205, 21/302, 21/331, 21/336, 29/73, 29/74, 29/78, 29/861

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2005
Kokai Jitsuyo Shinan Koho	1971-2005	Toroku Jitsuyo Shinan Koho	1994-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

Web of Science

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 10-261615 A (Fuji Electric Co., Ltd.), 29 September, 1998 (29.09.98), Par. Nos. [0018] to [0024], [0037] to [0038] (Family: none)	1-7
Y	JP 2002-261041 A (Sixon Inc.), 13 September, 2002 (13.09.02), Par. Nos. [0044] to [0046]; Fig. 12 (Family: none)	1-7
Y	JP 2001-77030 A (Sanyo Electric Co., Ltd.), 23 March, 2001 (23.03.01), Par. Nos. [0005] to [0009] (Family: none)	4-7

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	<p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&” document member of the same patent family</p>
“A” document defining the general state of the art which is not considered to be of particular relevance	
“E” earlier application or patent but published on or after the international filing date	
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
01 June, 2005 (01.06.05)

Date of mailing of the international search report
14 June, 2005 (14.06.05)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/005585

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	Robert T. BONDOKOV et al., "Influence of Structural Defects on the Polishing of Silicon Carbide Single Crystal Wafers", Japanese Journal of Applied Physics, Part 1, Vol.43, No.1, January 2004, pages 43 to 49	5-7
O,X	K.S. Lee et al., "Surface Preparation of 6H-Silicon Carbide Substrates for Growth of high-Quality SiC Epilayers", Materials Science Forum, Vols. 457 to 460, 2004, pages 797 to 800	1,4,5

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl.⁷ H01L21/20, 21/205, 21/302, 21/331, 21/336, 29/73, 29/74, 29/78, 29/861

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl.⁷ H01L21/20, 21/205, 21/302, 21/331, 21/336, 29/73, 29/74, 29/78, 29/861

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2005年
日本国実用新案登録公報	1996-2005年
日本国登録実用新案公報	1994-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

Web of Science

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 10-261615 A (富士電機株式会社) 1998.09.29, 段落番号【0018】-【0024】及び 【0037】-【0038】(ファミリーなし)	1-7
Y	JP 2002-261041 A (株式会社シクスオン) 2002.09.13, 段落番号【0044】-【0046】 第12図 (ファミリーなし)	1-7

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願
- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

01.06.2005

国際調査報告の発送日

14.06.2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

渕 真悟

4L 2933

電話番号 03-3581-1101 内線 3498

C (続き) 関連すると認められる文献		関連する 請求の範囲の番号
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	
Y	J P 2 0 0 1 - 7 7 0 3 0 A (三洋電機株式会社) 2 0 0 1 . 0 3 . 2 3 , 段落番号【0 0 0 5】 - 【0 0 0 9】 (ファミリーなし)	4 - 7
Y	Robert T. BONDOKOV, et. al., 'Influence of Structural Defects on the Polishing of Silicon Carbide Single Crystal Wafers', Japanese Journal of Applied Physics, Part 1, Vol. 43, No. 1, January 2004, pp. 43-49	5 - 7
O, X	K. S. Lee, et. al., 'Surface Preparation of 6H-Silicon Carbide Substrates for Growth of high-Quality SiC Epilayers', Materials Science Forum, Vols. 457-460, 2004, pp. 797-800	1, 4, 5